Università degli Studi di Perugia

Prova scritta: test con domande a risposta multipla (punteggio: +1 = risposta corretta, 0 = nessuna risposta, -0.5 = risposta errata) e a risposta aperta (punteggio: +4, +3, +2, +1 = risposta corretta, 0 = nessuna risposta/ risposta errata, per un punteggio totale massimo pari a 20). Punteggio totale della verifica fra - 3.5/30 e 31/30 (2 ore a disposizione per la prova).

Prova orale: se il punteggio della prova scritta è compreso fra 16/30 e 30/30 il docente si riserva di convocare lo studente per un orale integrativo.

a.a. 2010-2011

Iscritti=29, Assenti=5, Ritirati=9, Promossi=13, Bocciati=2

Voto medio=25.7 (dato rilevato sui 13 studenti che hanno superato l'esame )

 a.a. 2011-2012

Iscritti=44, Assenti=6, Ritirati=5, Promossi=32, Bocciati=1

Voto medio=26.1 (dato rilevato sui 32 studenti che hanno superato l'esame )

Non ancora disponibile.

Nessuna.

Introduzione (14 ore)

Presentazione del corso: contenuti, obiettivi formativi, materiale didattico e modalità di verifica del profitto.

Evoluzione dei sistemi: System on Board (SoB), System on Chip (SoC) e System in Package (SiP).Sistemi digitali e sistemi misti (analogico-digitale): esempi di architettura e tecniche di implementazione.

Circuiti dedicati alla generazione dei segnali di alimentazione e di riferimento nei SoB e sul chip.

Package: materiali, livelli di interconnessioni, package tradizionali e nuovi tipi di package, considerazioni termiche, evoluzione.

Consumo di potenza: tecniche di progettazione dedicate alla riduzione a livello di circuito e di sistema nei SoC.

Sistemi embedded: aspetti generali (8 ore)

Caratteristiche principali, mercato, evoluzione e ambiti applicativi. Metrica di progetto (costo unitario, Non-Recurring Engineering (NRE) cost, time-to-market, time-in-market, flessibilità e riuso, IP cores, manutenibilità, consumo di potenza, precisione, sicurezza, tecnologia, piattaforme Hw, piattaforme Sw e piattaforme di sistema).

Elaborazione e comunicazione (34 ore)

Architettura e progettazione: PCB (componenti, supporto e approccio alla progettazione), SoC (approccio alla progettazione. Connessioni: parametri (resistenza, capacità, induttanza), robustezza e prestazioni. Cenni sui modelli elettrici (modelli SPICE delle connessioni). Prospettive future: Network on Chip (NoC)) e sistemi distribuiti (definizione). Piattaforme di prototipazione.

Tecnologie e dispositivi per realizzare i circuiti di elaborazione: tecnologie hardware (ASIC e circuiti programmabili) e processori (cenni su General Purpose Processor (GPP), Application Specific Instruction set Processors (ASIP) e Single-Purpose Processors (SPP)).

Interfacciamento microprocessori : indirizzamento (memory mapped I/O, standard I/O, port mapped I/O, extended I/O) e sincronizzazione (polling; interrupt: architettura per la gestione di interrupt e arbitraggio; Direct Memory Access).

Temporizzazione e sincronismo nei sistemi digitali, skew e jitter. Principio di funzionamento e architettura di alcuni circuiti dedicati alla temporizzazione: PLL, DLL, Multivibratori.

Flusso di progettazione (4 ore)

Concetto di co-progettazione, sviluppo dell'hardware e sviluppo del software. Verifica dei sistemi embedded. Esempio di flusso di progetto su PSoC.

Progettazione assistita dal calcolatore (12 ore)

Introduzione all'architettura e alle funzionalità di un FPGA (Xinlinx Spartan 3).Esercitazioni guidate.

Presentazione del corso. Sistemi embedded: aspetti generali. Elaborazione e comunicazione. Tecnologie e dispositivi per realizzare i circuiti di elaborazione. Intefacciamento. Codesign. Temporizzazione e Sincronismo nei sistemi digitali. Esercitazioni guidate su FPGA.

Lezioni teoriche e lezioni pratiche guidate di laboratorio. Strumenti di supporto alla didattica : lavagna e PC+proiettore, PC.

- Brandolese, Fornaciari, "Sistemi Embedded", Prentice Hall, 2007.

- J. Rabaey, A. Chandrakasan and B. Nikolic, "Digital Integrated Circuits: A Design Perspective", 2/e, Prentice Hall 2003.

- Dispense a cura del docente (http://www.ing-inf.unipg.it/, nomefile_a.a.10-11_vx.x.pdf)

TESTI CONSIGLIATI E INTEGRATIVI:

- B. Riccò, F. Fantini, "Memorie a Semiconduttore", Patron Editore.

- P. Cappelletti, C. Golla, P. Olivo, E. Zanoni, "FLASH Memories", Kluwer Academic Publishers.

- H. B. Bakoglu, "Circuits, Interconnections, and Packaging for VlSI", Addison-Wesley, 1990.

- R. C. Jaeger, T.N. Blalock, "Microelettronica", Vol.3, Elettronica Digitale, 2° edizione, Mc Graw-Hill.

- David A. Patterson and John L. Hennessy - "Computer Organization and Design: The Hardware/Software Interface, 2nd Edition", Morgan Kaufmann 1997.

- Frank Vahid, Tony D. Givargis, "Embedded System Design: A Unified Hardware/Software Introduction", John Wiley & Sons October, 2001.

- Wayne Wolf, "Computers as Components: Principles of Embedded Computer Systems Design" (With CD-ROM), Morgan Kaufmann 25 October, 2000.

- Giovanni De Micheli, Rolf Ernst, Wayne Wolf, "Readings in Hardware/Software Co-design", Morgan Kaufmann 01 June, 2001.

- Thorsten Grotker, Stan Liao, Grant Martin, Stuart Swan, "System Design with SystemC", Kluwer Academic Publishers May, 2002.

- P. Marwel, "Embedded System design", Kluwer Academic Publishers, 2003.

- H. Kopetz, "Design Principles for Distributed Embedded Applications", KLUWER, 1997.

- P. Spirito, "Elettronica digitale", 3a edizione, Mcgraw-Hill.

- J. F. Wakerly, "Digital design: principles and practices", Prentice-Hall International Editions.

- B Riccò, F. Fantini, P. Brambilla, "Introduzione ai circuiti integrati digitali", Zanichelli-Telettra.

Familiarizzare lo studente con le principali problematiche connesse alla progettazione di sistemi elettronici embedded; approfondire l'architettura di alcuni sottoblocchi circuitali; acquisire abilità nella risoluzione dei problemi legati alla temporizzazione e al sincronismo nei circuiti digitali; acquisire abilità nell’utilizzo di alcuni strumenti di progettazione dedicati alla progettazione di sistemi embedded mediante esercitazioni al calcolatore.

I Semestre.

Non ancora disponibili.

Nessuna.

Raccomandata.

Università degli Studi di Perugia

Facoltà di Ingegneria

Via G. Duranti

06125 Perugia

Eventuali variazioni delle informazioni riportate verranno inserite nella Bacheca del corso disponibile nel portale del Corso di Laurea (http://www.ing-inf.unipg.it/).