Insegnamento ARCHITETTURA DEGLI ELABORATORI CON LABORATORIO

Nome del corso di laurea Informatica
Codice insegnamento GP004140
Curriculum Comune a tutti i curricula
Docente responsabile Arturo Carpi
CFU 12
Regolamento Coorte 2019
Erogato Erogato nel 2019/20
Erogato altro regolamento
Periodo Annuale
Tipo insegnamento Obbligatorio (Required)
Tipo attività Attività formativa integrata
Suddivisione

ARCHITETTURA DEGLI ELABORATORI - MOD I

Codice GP004148
CFU 6
Docente responsabile Arturo Carpi
Docenti
  • Arturo Carpi
Ore
  • 42 Ore - Arturo Carpi
Attività Base
Ambito Formazione informatica di base
Settore INF/01
Tipo insegnamento Obbligatorio (Required)
Lingua insegnamento ITALIANO
Contenuti Rappresentazione degli interi. Codici binari. Funzioni logiche e loro rappresentazione. Porte logiche. Reti logiche combinatorie. Reti sequenziali sincrone.
Testi di riferimento M. Morris Mano and Charles Kime, Logic and Computer Design Fundamentals, Pearson, 2007
ed. italiana: M. Morris Mano and Charles Kime, Reti logiche, Pearson, 2008

F. Barsi, Reti logiche e Trattamento dell'Informazione - Esercizi e verifiche di apprendimento, Margiacchi - Galeno Editrice, Perugia 2010
Obiettivi formativi L'obbiettivo dell'insegnamento è quello di fornire allo studente le basi per lo studio dei sistemi digitali.

Le principali conoscenze fornite riguarderanno
- il trattamento dell'informazione numerica
- i fondamenti della teoria delle funzioni Booleane.

L'insegnamento fornirà allo studente la capacità di progettare dispositivi logici elementari e di analizzarne il funzionamento.
Prerequisiti Per seguire con profitto il corso non sono richieste particolari conoscenze pregresse.È però necessario che lo studente abbia familiarità con il sistema di numerazione binario e con la teoria elementare degli insiemi.
Tali nozioni sono presenti nei programmi delle scuole secondarie di ogni tipo.
Metodi didattici Lezioni frontali
Altre informazioni .
Modalità di verifica dell'apprendimento L'esame prevede una prova scritta.

La prova scritta consiste nella soluzione di alcuni problemi di carattere algoritmico/computazionale nonché in alcuni quesiti a risposta aperta.
Tale prova ha l'obbiettivo di verificare l'apprendimento dei principali aspetti teorici della disciplina nonché la capacità di applicare tali conoscenze alla soluzione di problemi pratici.

Saranno previste durante lo svolgimento del corso alcune prove parziali (esoneri). Gli studenti che avranno superato tali prove non dovranno sostenere la prova scritta.
Limitatamente agli appelli della sessione estiva immediatamente successiva alla conclusione del corso, lo studente che abbia superato solo alcune delle prove parziali sarà esonerato dallo svolgimento della corrispondente parte della prova scritta.

Su richiesta dello studente l'esame può essere sostenuto anche in lingua Inglese

Per informazioni sui servizi di supporto agli studenti con disabilità e/o DSA visita la pagina http://www.unipg.it/disabilita-e-dsa
Programma esteso Rappresentazione degli interi. Conversione tra rappresentazione binaria e decimale. Numeri relativi. Algoritmi per l'addizione e la sottrazione. Codici binari.

Funzioni logiche e loro rappresentazione. Implicazione e copertura. Implicanti ed implicati. La ricerca degli implicanti. Espressioni irridondanti e minime. Procedure sistematiche per l'ottenimento delle forme minime. La tabella di copertura. Tabelle cicliche. Funzioni non completamente specificate. I moduli combinatori. Addizionatori, codificatori e decodificatori, Multiplexer e Demultiplexer, PLA. ROM. Reti sequenziali. La macchina sequenziale. Gli elementi di memoria. Riduzione del numero di stati di una macchina sequenziale. La procedura di Moore e la Tabella di Unger. La macchina minima. Sintesi. Macchine non completamente specificate. Copertura, compatibilità, riduzione. Procedure sistematiche per la riduzione di macchine non completamente specificate. Sintesi. Moduli sequenziali. Contatori e registri.

ARCHITETTURA DEGLI ELABORATORI CON LABORATORIO - MOD. 2

Codice GP004149
CFU 6
Docente responsabile Alfredo Navarra
Docenti
  • Alfredo Navarra
Ore
  • 47 Ore - Alfredo Navarra
Attività Base
Ambito Formazione informatica di base
Settore INF/01
Tipo insegnamento Obbligatorio (Required)
Lingua insegnamento ITALIANO
Contenuti Codifica dei numeri: rappresentazione posizionale; modulo e segno; complemento a due; Addizionatore: somma; sottrazione; moltiplicazione; divisione; Numeri in virgola mobile: addizione; moltiplicazione; standard IEEE 754 a 16 bit; Automi Cellulari: cenni sul Game of Life. Scintillae e sistemi di computazione; Livelli di Astrazione: Livello Funzionale, RTL. Micro-operazioni. Controllo elaboratore. Ciclo di macchina. L'elaboratore PDP8: livello registri, livello funzionale, unità di controllo, linguaggio Assembly. Memoria Cache; Tecnica del Pipelining
Testi di riferimento 1. F. Barsi: Architettura degli elaboratori, parte seconda: struttura dei sistemi. Margiacchi-Galeno

2. C. Hamacher, Z. Vranesic, S. Zaky, Naraig Manjikian: Introduzione all'architettura dei calcolatori III edizione. McGraw-Hill

3. D. Patterson, J. Hennessy: Struttura e Progetto dei Calcolatori. Zanichelli
Obiettivi formativi Conoscenza e comprensione delle caratteristiche di base di un elaboratore elettronico, incluso la programmazione di basso livello
Prerequisiti nessuno
Metodi didattici Lezioni frontali
Esercitazioni
Seminari
Modalità di verifica dell'apprendimento prova scritta
Programma esteso La rappresentazione dell'Informazione nell'elaboratore. Rappresentazioni dei numeri. Posizionale semplice. Modulo e segno. Complemento alla base. Complemento alla base diminuita. Rappresentazioni numeri frazionari. Rappresentazione in virgola mobile standard (half-precision). Binarie. Ottali esadecimali. BCD. Conversioni tra le basi e operazioni nelle varie rappresentazioni. Caratteri ASCI. Somma, sottrazione, moltiplicazione e divisione dei numeri binari, in complemento a due e in virgola mobile.

Cenni sugli automi cellulari: The game of life; Scintillae. Applicazioni degli automi cellulari nell'architettura degli elaboratori.

Componenti di un elaboratore e loro funzionalita'. Unità di Ingresso/Uscita. Unità di Memoria. Unità Aritmetico-Logica. Unità di Controllo. Livelli di Astrazione. Livello Funzionale, RTL. Micro-operazioni. Trasferimenti tra registri e possibili circuiti. Trasferimenti con memoria. Micro-operazioni aritmetiche e logiche. Controllo elaboratore. Ciclo di macchina.

Esempio di architettura RISC: l'elaboratore PDP8. Interpretazione dell'informazione. Codifica delle istruzioni. Cicli di fetch, indirizzamento indiretto, execute.
Set di istruzioni del PDP8 e corrispondenti cicli di execute. Pseudo istruzioni e Commenti. Metodi di indirizzamento. Programmazione Assembly. Cenni sull'architettura x86

La memoria Cache. Principi di località Spaziale e Temporale. Eventi di Miss e di Hit. Metodi di Indirizzamento. Algoritmi di Sostituzione. Tecniche di ottimizzazione della memoria cache. Programmazione Cache-friendly.

Metodologia del Pipelining. Approccio a 2 e 4 stadi. Analisi delle Prestazioni. Categorie di Conflitti. Tecniche di Ottimizzazione delle pipeline.
Condividi su